Add X86_dsl.r13
parent
3e02056ae7
commit
c992adb232
|
@ -50,6 +50,7 @@ let ax = Reg16 RAX
|
|||
let rax = Reg64 RAX
|
||||
let r10 = Reg64 R10
|
||||
let r11 = Reg64 R11
|
||||
let r13 = Reg64 R13
|
||||
let r14 = Reg64 R14
|
||||
let r15 = Reg64 R15
|
||||
let rsp = Reg64 RSP
|
||||
|
|
|
@ -39,6 +39,7 @@ val ax: arg
|
|||
val rax: arg
|
||||
val r10: arg
|
||||
val r11: arg
|
||||
val r13: arg
|
||||
val r14: arg
|
||||
val r15: arg
|
||||
val rsp: arg
|
||||
|
|
Loading…
Reference in New Issue